簡體中文
一站式芯片設(shè)計服務(wù)咨詢、定制化芯片解決方案、IP解決方案與授權(quán)
叩持電子提供的SoC設(shè)計服務(wù)涵蓋了0.5um到先進的5nm/4nm/3nm等工藝節(jié)點制程，包括各種產(chǎn)品形態(tài)的芯片設(shè)計實現(xiàn)，完善的流程方法可以解決實現(xiàn)幾十億門級以上的規(guī)模設(shè)計、GHz工作頻率、深亞微米噪聲耦合、IR壓降、靜電(ESD)放電、可制造性設(shè)計(DFM)、良率設(shè)計提升(DFY)與嚴峻上市時程需求的挑戰(zhàn)。
除了結(jié)構(gòu)化設(shè)計流程實現(xiàn)分析、時鐘樹合成、芯片及工藝變化(OCV)的靜態(tài)時序分析、功能驗證、多重電源領(lǐng)域并考慮各自開與關(guān)的驗證、串擾(cross-talk)修整與預(yù)防及先進工藝下的物理驗證(Physical Verifications)外，叩持電子的先進設(shè)計流程，增加了快速原型制作、自動化電源設(shè)計方案(考慮壓降與可繞性的電源鋪設(shè)，依照電流量與電壓爬升率的電源開關(guān)并串接， 防范動態(tài)壓降的電源密度分析)，有效減少時序收斂的設(shè)計流程迭代(針對不同溫度/電壓/制成的定制化方案sign off, 數(shù)據(jù)流分析工具， 時鐘延遲CDA單元庫定制，hold-free工藝庫定制等)，可制造性設(shè)計，及良率設(shè)計等已經(jīng)通過數(shù)百個在深亞微米技術(shù)上第一次設(shè)計就成功的芯片設(shè)計客戶項目的考驗。
另一方面，叩持電子也提供完備嚴謹?shù)目蓽y試性設(shè)計(design-for-testability，DFT)服務(wù)，包括掃瞄電路合成(scan insertion)、邊界掃描(Boundary Scan Insertion, 1149.1/1149.6)、智能分組內(nèi)存BIST測試、掃描重新鏈接(scan re-ordering)基于后端繞線資源及性能影響、低耗電測試圖樣產(chǎn)生與高速運算 DFT服務(wù)。此外，Coachip叩持電子還提供IP定制實現(xiàn)，IP設(shè)計集成及測試集成， SoC設(shè)計服務(wù)，涵蓋從產(chǎn)品規(guī)格定義到GDSII （Specin2GDSII）或從RTL到GDSII (R2GDSII)。多年來叩持電子已經(jīng)成功設(shè)計實現(xiàn)了不同產(chǎn)品形態(tài)錯綜復(fù)雜的SoC，為數(shù)百個客戶項目成功量產(chǎn)。
以上所有解決方案皆整合與嵌入于叩持電子工作流程管理系統(tǒng)(WFM)，已達成在極佳效率下堅持不妥協(xié)的產(chǎn)品質(zhì)量。
